2017年11月1日，由國家半導(dǎo)體照明工程研發(fā)及產(chǎn)業(yè)聯(lián)盟、第三代半導(dǎo)體產(chǎn)業(yè)技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟、北京市順義區(qū)人民政府主辦的第十四屆中國國際半導(dǎo)體照明論壇暨 2017 國際第三代半導(dǎo)體論壇開幕大會在北京順義隆重召開。

　　會期兩天半，同期二十余場次會議。在2日上午，由中國電子科技集團(tuán)第十三研究所和專用集成電路重點實驗室共同協(xié)辦的“氮化鎵功率電子器件”技術(shù)分會上，來自德國ALLOS Semiconductors GmbH市場總監(jiān)Alexander LOESING帶來“無碳摻雜GaN-on-Si大外延片實現(xiàn)低漏電流”報告。

　　Alexander LOESING表示，最近硅襯底上GaN的功率器件已經(jīng)可以量產(chǎn)。但是一直存在對于更好品質(zhì)的需求：需要減少器件漏電流，需要器件工作在更高的電壓電流。 GaN器件到目前為止已經(jīng)不能到達(dá)其理論電場極限（Ec）。因此，碳摻雜經(jīng)常用來彌補(bǔ)這一缺陷以達(dá)到預(yù)期的漏電流。不幸的是，碳摻雜GaN可能惡化器件的動態(tài)開關(guān)特性和晶體質(zhì)量。

 

　　通過本項工作，我們已經(jīng)知道采用不同手段提高隔離性能，例如通過提高晶體質(zhì)量，在不影響外延片生產(chǎn)能力的情況下通過更大的彎曲增加GaN層厚度，以及通過疊層設(shè)計防止雪崩效應(yīng)。

 

　　為此，我們已經(jīng)在（111）硅襯底上通過MOVPE生長了150mm的硅襯底GaN外延片；并且已經(jīng)通過增加GaN厚度到7 ?m能夠顯示有效的隔離。同時，已經(jīng)可以展示進(jìn)一步提高晶體質(zhì)量提高隔離效果；在XRD下的FWHM為 330arcsec（002）和420arcsec（102）。最后我們證明了通過優(yōu)化GaN和Si襯底之間核/緩沖層以及GaN層的插入層的特殊的疊層設(shè)計可以減少漏電流。

 

　　結(jié)果顯示，即使在沒有進(jìn)行碳摻雜到GaN的情況下，600V時由此產(chǎn)生的垂直漏電流低至0.07?A/mm2，橫向漏電流低至0.005?A/mm。而在200毫米晶圓的下測試的初期結(jié)果顯示了該應(yīng)用技術(shù)的可擴(kuò)展性。